VLSIシンポジウム2024プレビュー 第2回 超微細化に向けた取り組みが多数発表されるプロセス・デバイス技術

○先端CMOS:Samsungが3次元積層トランジスタ技術を発表

Highly Manufacturable Self-Aligned Direct Backside Contact (SA-DBC) and Backside Gate Contact (BGC) for 3-Dimensional Stacked FET at 48nm Gate Pitch(論文番号:T1-2)

Samsung Electronicsは、自己整合ダイレクト裏面コンタクトおよび裏面ゲートコンタクトを備えた3次元積層トランジスタを発表する。同技術はゲートピッチ48nm を実現したもので、完全な3次元積層製造フローによるN/Pトランジスタのしきい値電圧調整、垂直共通コンタクトによるN/P接続といった3次元積層トランジスタに必要な技術の確立に成功したとしており、これにより1nm以下のスケーリングが可能になるという。

○先端CMOS:IBM/Samsungが共同で2nm以降のナノシートトランジスタ向け裏面電源供給を発表

Backside Power Distribution for Nanosheet Technologies Beyond 2nm(論文番号:TFS2-3)

IBMと研究パートナーであるSamsungは、裏面電源供給ネットワーク技術をナノシートトランジスタに適用するためのさまざまなアプローチを検討した結果を発表する。深掘りビア方式では、移動表面ビア裏面電源線方式以外では、セルレベルの微細化に利点は無く、ビア抵抗がボトルネックとなり得る一方で、直接裏面コンタクト方式は、最適な微細化を実現することを確認したとしており、結果として、裏面コンタクト形成時の合わせズレに対する耐性を有する新しい自己整合裏面コンタクト方式をナノシートトランジスタに適用することで良好なデバイス特性と信頼性を実証したという。

○先端CMOS:TSMC/台湾国立陽明交通大がMoS2チャネル材料によるトランジスタスケーリング技術を発表

On the Extreme Scaling of Transistors with Monolayer MoS2Channel(論文番号:T1-4)

TSMCと台湾国立陽明交通大学は、スケーリングに有望な2D遷移金属ダイカルコゲナイド(TMD)材料において、チャネル長とコンタクト長の両方のスケーリングを実証したことを発表する。コンタクト抵抗をコンタクト長11nmまで低く抑えながら、チャネル長のスケーリングは少なくとも12nmまでIONを増加できることを確認したほか、チャネル長19nmでSbベースの金属コンタクトを持つMoS2トランジスタでは1130mA/mm(VDS=1V)の電流密度と190Ω・mmの低コンタクト抵抗を電気特性として確認したという。
（服部毅）